HME - P3P100-产品中心

HME-P3 系列 FPGA 特性

基于 SRAM 的 FPGA 架构

多达 70K 的 6 输入查找表，等价于 110K 逻辑单元
多达 139,200 的 DFF 寄存器

嵌入式存储模块

720 个 9Kb 可编程双端口 DPRAM，共 6,480Kb

分布式存储模块

8,640 个 64b 的 LRAM，共 540Kb

嵌入式 DSP 模块

360 个 18*18 DSP（MAC）模块
或 1440 个10*10 DSP（MAC）模块

时钟网络

32 个 de-skew 全局时钟
1 个 OSC，频率精度 ±5%
13 个 PLL
系统内动态时钟管理

3.3/2.5/1.8/1.5/1.2V LVTTL/LVCMOS 常规 I/O
可编程源同步 I/O
MIPI D-PHY、LVDS Rx、LVDS Tx、BLVDS
LVDS I/O 速率高达 1,200Mb/s

MCU

ARM Cortex-M3 MCU

32 位高性能处理器，频率高达 200MHz
出色的快速中断处理性能
强化断点和跟踪调试系统
高效处理器核心、系统和存储
集成睡眠模式

外设

2 个计时器
1 个看门狗计时器
3 个 UART 接口
3 个 I2C 接口
3 个 SPI 接口
2 个 32 位 GPIO
1 个 DMA

存储

嵌入式 SRAM 模块

2 个 4K*32 位 SRAM，总计 32KB

DDR3/4 LP DDR3/4 接口

配置

配置模式

JTAG 模式
AS 模式
PS 模式
MCU 模式

在系统内配置

efuse

128-bit eFuse

封装

FBGA676
VFBGA324

器件型号		P3P100-M0H1
可编程逻辑块（PLB）	Logic cells (K)	112
	LUT6	69,600
	Register	139,200
嵌入式存储模块（EMB）	36Kb	180
	18Kb	360
	9Kb	720
	Max (Kb)⁽¹⁾	6,480
DSP⁽²⁾	35b*18b⁽³⁾	180
	18b*18b	360
	18b*9b	720
	10b*10b	1,440
GCLK_TILE⁽⁴⁾		13
OSC		1
PVTS		4
DDR3/3L/4 and LPDDR3/4/4X⁽⁵⁾		1
MCU	Cortex-M3	1
	UART	3
	I2C	3
	SPI	3
	GPIO	64
	Timer	8
	WDG	1
	DMA	1
SRAM	4K*32b	4
SRAM	Total (KB)	64
eFuse	256b	1
封装（单位：mm）		最大用户 I/O （HRIO/HPIO）
PBGA676（27.00×27.00×2.20, 1.0 pitch）		325 （300/25）
TFBGA324（15.00×15.00×1.30, 0.8 pitch）		176（151/25）

Note：

(1) 每个 36Kb EMB 单元集成 1 个硬核 FIFO 控制器，可以拆分成 2 个独立的 18Kb 或 4 个 9Kb EMB。
(2) 每个 DSP 包含 1 个前加器，1 个 18*35 或 18*34 的乘法器，每个乘法器可以拆分成 2 个 18*18 或者 4 个 18*9 或者 8 个 10*10 的子乘法器；1 个可支持累加器功能的后加器。
(3) 4 个 10*10 可以实现 1 个 18*18，2 个 18*18 可以实现 1 个 35*18。
(4) 每个 GCLK_TILE 里面包含 1 个 PLL。
(5) 位宽支持 x32 和 x16。

应用案例

标题	文档ID	版本	发布日期	文件格式
HME-P3 系列 FPGA 简页		V_1.2	2026-04-21	PDF
HME-P3 Family_FPGA_Flyer_EN		V_1.2	2026-04-21	PDF
HME-P3 系列 FPGA 数据手册		V_0.3	2026-04-21	PDF
HME-P3 Family_FPGA_Data_Sheet_EN		V_0.3	2026-04-21	PDF